逻辑门

4位携带lookahead二进制加法设计的逻辑电路图仅使用andosXOR逻辑门。
非门CMOS图,也称为逆变器。 MOSFET是制造逻辑门的最常见方法。

逻辑门是执行布尔函数的设备,这是在产生单个二进制输出的一个或多个二进制输入上执行的逻辑操作。根据上下文,该术语可能是指理想逻辑门,例如,它具有零上升时间和无限的风扇,或者可能是指非理想的物理设备(请参阅Ideal和真实的OP-AMPS比较)。

构建逻辑门的主要方法使用用作电子开关的二极管晶体管。如今,大多数逻辑门是由MOSFET (金属 - 氧化物 - 氧化导体场效应晶体管)制成的。它们也可以使用真空管,带有继电器逻辑流体逻辑气动逻辑,光学,光学,分子,声学,甚至机械或热元素的电磁继电器来构建。

逻辑门可以与可以组成布尔函数的方式相同,从而允许构建所有布尔逻辑的物理模型,因此,所有算法和数学都可以用boolean逻辑来描述。逻辑电路包括多路复用器寄存器算术逻辑单元(ALUS)和计算机存储器等设备,一直通过完整的微处理器,其中可能包含超过1亿个逻辑门。

复合逻辑门和或逆转(AOI)和或互动(OAI)通常在电路设计中使用,因为它们使用MOSFET的构造比单个门的总和更简单,更有效。

电子大门

功能上完整的逻辑系统可以由继电器(真空管)或晶体管组成。最简单的逻辑门家族使用双极晶体管,称为电阻器 - 透射逻辑(RTL)。与简单的二极管逻辑门(没有增益元素)不同,RTL门可以无限期地级联以产生更复杂的逻辑功能。 RTL门用于早期集成电路中。为了提高速度和更高的密度,RTL中使用的电阻被导致二极管 - 透射逻辑(DTL)的二极管所取代。晶体管 - 透射逻辑(TTL)然后取代DTL。随着集成电路变得越来越复杂,双极晶体管被较小的场效应晶体管MOSFET )代替。参见PMONMO 。为了进一步减少功耗,大多数当代数字系统的芯片实施现在都使用CMOS逻辑。 CMO使用互补(N通道和P通道)MOSFET设备来实现低功率耗散的高速。

对于小型逻辑,设计师现在使用来自Texas InstrumentsTTL 7400系列等设备家族的预制逻辑门, RCACMOS 4000系列及其最新后代。这些固定功能的逻辑门越来越多地被可编程逻辑设备所取代,这使设计人员可以将许多混合逻辑门包装到单个集成电路中。可编程逻辑设备(例如FPGA)的现场编程性质降低了硬件的“硬”属性;现在可以通过重新编程其某些组件来更改硬件系统的逻辑设计,从而更改逻辑系统的硬件实现的功能或功能。其他类型的逻辑门包括但不限于:

逻辑家庭缩写描述
二极管逻辑DL
隧道二极管逻辑TDL与二极管逻辑完全相同,但可以以更高的速度执行。
霓虹灯逻辑NL使用霓虹灯灯泡或3元素霓虹灯触发管来执行逻辑。
核心二极管逻辑CDL通过半导体二极管和小铁氧体环芯进行中等速度和中等功率水平。
4 Layerer设备逻辑4LDL使用晶闸管和SCR进行逻辑操作,其中需要高电流和或 /或高压。
直接耦合晶体管逻辑dctl使用在饱和状态和截止状态之间切换的晶体管来执行逻辑。晶体管需要仔细控制的参数。经济性,因为很少需要其他组件,但由于使用较低的电压水平,往往容易受到噪声的影响。通常被认为是现代TTL逻辑的父亲。
金属 - 氧化物 - 血症导体逻辑mos使用MOSFET (金属 - 氧化 - 氧化型野外晶体管),这是大多数现代逻辑门的基础。 MOS逻辑家族包括PMOS逻辑NMOS逻辑互补MOS (CMOS)和BICMOS (双极CMOS)。
电流模式逻辑CML使用晶体管执行逻辑,但偏置来自恒定电流源以防止饱和并允许非常快速的切换。尽管逻辑水平相当低,但具有高噪声免疫。
量子点蜂窝自动机QCA使用可隧道的Q位来合成二进制逻辑位。量子点中两个电子之间的静电排斥力分配了在适当驱动的极化下的电子构型(定义高级逻辑状态1或低级逻辑状态0)。这是一种无晶体管的,无当前的无连接二进制逻辑合成技术,使其具有非常快的操作速度。

电子逻辑门与它们的继电器和开关等效物有显著不同。它们的速度要快得多,消耗的功率要少得多,并且要小得多(在大多数情况下,它们的功率要小得多)。而且,存在根本的结构差异。开关电路创建了一个连续的金属路径,以使电流在其输入和输出之间流动(朝任何方向)流动。另一方面,半导体逻辑门充当高增益电压放大器,该放大器在其输入处下沉很小的电流,并在其输出时产生低阻抗电压。电流无法在半导体逻辑门的输出和输入之间流动。

标准化综合电路逻辑家族(例如7400和4000个家庭)的另一个重要优势是可以级联。这意味着一个门的输出可以连接到一个或其他门的输入,依此类推。只要考虑每个集成电路的局限性,就可以建立具有不同程度复杂性的系统,而无需对设计师的内部运作。

一个门的输出只能将有限数量的输入驱动到其他门,这个数字称为“风扇外限制”。同样,从门的输入变化到其输出的相应变化,总会有一个延迟称为“传播延迟”。当门被级联时,总的传播延迟大约是个体延迟的总和,这种效果可能会成为高速同步电路的问题。由于所有输入和接线的分布电容以及每个输出可以提供的电流的有限量,可能会导致其他延迟。

历史和发展

二进制编号系统戈特弗里德·威廉·莱布尼兹(Gottfried Wilhelm Leibniz )(1705年出版),受到古代i Ching二元系统的影响。莱布尼兹(Leibniz)确定,使用二进制系统结合了算术逻辑的原理。

查尔斯·桑德斯·皮尔斯(Charles Sanders Peirce)在1886年的一封信中描述了如何通过电气开关电路进行逻辑操作。通过开关继电器逻辑,而不是真空管(热离子阀)或晶体管的后来创新(从中构建了后来的电子计算机),构建了早期的电机计算机路德维希·维特根斯坦(Ludwig Wittgenstein)引入了16行真相表的版本,作为tractatus逻辑 - 哲学的命题5.101(1921)。巧合巡回赛的发明者沃尔特·博特(Walther Bothe)于1924年获得了1954年诺贝尔物理奖的一部分。1924年,第一个现代电子和门获得他的计算机Z1 (从1935年至1938年)设计和建造的机电逻辑门。

从1934年到1936年, NEC工程师Akira NakashimaClaude ShannonVictor Shestakov在一系列论文中介绍了开关电路理论,表明他们独立地发现了两名价值的布尔代数,可以描述开关电路的操作。使用电气开关的这种属性来实现逻辑,是所有电子数字计算机的基础概念。交换电路理论成为数字电路设计的基础,因为在第二次世界大战期间和之后,它在电气工程社区中广为人知,理论上的严格性取代了以前盛行的临时方法。

贝尔实验室工程师Mohamed M. AtallaDawon Kahng在1960年证明了PMONMOS形式形式的金属 - 氧化物 - 氧化物 - 气管(MOS)设备。随后通过Chih-Tang将两种类型的合并并改编为互补MOS (CMOS)逻辑SAHFrank Wanlass于1963年在Fairchild半导体上。

积极的研究正在分子逻辑门中进行。

符号

根据ANSI/IEEE STD,同步的4位上/下十年计数器符号(74LS192)。 91-1984和IEC出版物60617-12。

基本逻辑门的共同用途有两组符号,均在ANSI / IEEE STD 91-1984及其补充ANSI / IEEE STD 91A-1991中定义。基于传统原理图的“独特形状”集用于简单图纸,并源自1950年代和1960年代的美国军事标准MIL-STD-806。它有时非正式地描述为“军事”,反映了其起源。基于ANSI Y32.14和其他早期行业标准的“矩形形状”套件后来由IEEE和IEC精制,具有所有类型的门的矩形轮廓,并允许用传统的设备代表更宽的设备。符号。 IEC标准IEC 60617-12已通过其他标准采用,例如EN 60617-12:1999在欧洲, BS EN 60617-12:1999在英国和DIN EN 60617-12:1998在德国。

IEEE STD 91-1984和IEC 617-12的共同目标是提供一种统一的方法,描述具有原理图符号的数字电路的复杂逻辑函数。这些功能比简单和 /或门更复杂。它们可能是中等规模的电路,例如与微处理器等大型电路的4位计数器。

IEC 617-12及其恢复的后继IEC 60617-12并未明确显示“独特的形状”符号,但不禁止它们。但是,这些注释在ANSI/IEEE STD 91(和91a)中显示:“根据IEC出版物617,第12部分,不是首选,但并不认为与之矛盾标准。” IEC 60617-12相应地包含注释(第2.1节)。与此标准相矛盾。这些其他符号组合形成复杂符号(例如,用作嵌入式符号)的使用是不建议使用的。”各自的IEEE和IEC工作组之间达成​​了这种妥协,以允许IEEE和IEC标准相互遵守。

在1980年代,原理图是设计电路板和称为门阵列的自定义IC的主要方法。如今,自定义IC和现场编程的门数组通常使用硬件说明语言(HDL)(例如VerilogVHDL )设计。

类型独特的形状
(IEEE STD 91/91A-1991)
矩形形状
(IEEE STD 91/91A-1991)
(IEC 60617-12:1997)
A和B之间的布尔代数真相表
单输入门
缓冲

Buffer symbol

Buffer symbol

输入输出
AQ
00
11
不是
(逆变器)

NOT symbol

NOT symbol

或者
输入输出
AQ
01
10
在电子设备中,一个非门通常称为逆变器。符号上的圆圈称为气泡,用于逻辑图中,以指示外部逻辑状态与内部逻辑状态之间的逻辑否定(1至0,反之亦然)。在电路图上,必须伴随一条声明,声明正使用正逻辑惯例负逻辑惯例(高压水平= 1或低电压级别= 1)。楔形物用于电路图中,以直接指示有效的低电压(低电压水平= 1)输入或输出,而无需在整个电路图中需要均匀的惯例。这称为直接极性指示。请参阅IEEE STD 91/91A和IEC 60617-12。气泡楔形物都可以在电路图上的独特形状和矩形形状符号上使用,具体取决于所使用的逻辑约定。在纯逻辑图上,只有气泡是有意义的。
连词分离

AND symbol

AND symbol

或者
输入输出
ABQ
000
010
100
111
或者

OR symbol

OR symbol

或者
输入输出
ABQ
000
011
101
111
替代否认关节否认
NAND

NAND symbol

NAND symbol

或者
输入输出
ABQ
001
011
101
110
也不NOR symbolNOR symbol或者
输入输出
ABQ
001
010
100
110
独家或双条件
XORXOR symbolXOR symbol或者
输入输出
ABQ
000
011
101
110
仅当两个输入值不同时,两个输入独家- 的输出才是true,而如果它们相等的话,则不论其值如何。如果有两个以上的输入,则独特形状符号的输出不确定。如果真实输入的数量恰好是合格符号中的“ =”的数字,则矩形符号的输出是正确的。
XNORXNOR symbolXNOR symbol或者
输入输出
ABQ
001
010
100
111

真相表

1输入逻辑门的输出比较。
输入输出
A缓冲逆变器
001
110
2输入逻辑门的输出比较。
输入输出
ABNAND或者也不XORXNOR
00010101
011010
10
111001

通用逻辑门

7400芯片,包含四个NAND。两个额外的引脚供电(+5 V)并连接地面。

查尔斯·桑德斯·皮尔斯(Charles Sanders Peirce) (在1880 - 1881年期间)表明,单独的大门(或单独或单独的大门)可用于再现所有其他逻辑大门的功能,但他的作品尚未出版,直到1933年。亨利·谢弗(Henry M.逻辑上也不称为Peirce的箭头。因此,这些大门有时被称为通用逻辑门

类型NAND构造也不建造
不是
NAND
或者
也不
XOR
XNOR

de Morgan等效符号

通过使用De Morgan定律AN和功能与具有否定输入和输出的功能相同。同样,函数与否定的输入和输出相同。 NAND栅极等同于带有否定输入的或门口,而Nor Gate等同于An和Gate的输入。

这导致了使用相反的核心符号(OR )但输入和输出否定的基本门的替代符号。使用这些替代符号可以使逻辑电路图更清晰,并有助于显示主动高输出与主动低输入的意外连接,反之亦然。在两端具有逻辑否定的任何连接都可以用无否定的连接代替,反之亦然。一端否定的任何连接都可以通过在两端中的任何一个中使用de Morgan等效符号来更易于解释。当连接匹配的两端的否定或极性指示器时,该路径中没有逻辑否定(实际上是气泡“取消”),从而使从一个符号到另一个符号更容易遵循逻辑状态。这通常在实际逻辑图中可以看出 - 因此,读者不得习惯将形状仅与形状相关联,而是考虑到输入和输出处的气泡,以确定“真实的”逻辑指示功能。

de Morgan符号可以更清楚地显示出门的主要逻辑目的以及其节点的极性,这些符号在“信号”(主动,on)中被认为。考虑简化的情况,即当开关将其输入中的任何一个输入带来时,都使用两输入NAND门来驱动电动机。当一个或另一个开关打开时,就会发生“信号”状态(电动机打开)。与建议和逻辑的常规NAND符号不同,De Morgan版本(两个负输入或门)正确地表明了或感兴趣的。常规NAND符号在输出处有一个气泡,在输入(将打开电动机的状态的对立面)中没有一个气泡,但是De Morgan符号在极性中显示了输入和输出,这将驱动电动机。

De Morgan的定理最常用于实施逻辑大门作为仅出于经济原因的NAND门的组合,或者仅作为NOR GATE的组合。

数据存储和顺序逻辑

SR或Gate Latch的工作方式的动画。

逻辑门也可用于保持状态,从而允许数据存储。可以通过连接“闩锁”电路中的几个门来构建存储元件。闩锁电路用于静态随机访问存储器中。使用时钟信号和仅在时钟上升或下降的边缘变化的更复杂的设计称为边缘触发的“触发器”。正式地,触发器称为双杆电路,因为它具有两个稳定的状态,可以无限期地维持。并行多个触发器的组合,以存储多位值,称为寄存器。当使用任何这些门设置中的任何一个时,总体系统都会具有内存;然后将其称为顺序逻辑系统,因为其输出可以受到先前状态的影响,即由输入状态的顺序。相反,组合逻辑的输出纯粹是其当前输入的组合,不受先前输入和输出状态的影响。

这些逻辑电路用于计算机内存。它们的性能根据速度,复杂性和存储的可靠性而有所不同,并且根据应用程序使用了许多不同类型的设计。

三州逻辑门

可以将Tristate缓冲液视为开关。如果B打开,则关闭开关。如果B关闭,则开关打开。

三州逻辑门是一种逻辑门,可以具有三种不同的输出:高(H),低(L)和高阻抗(Z)。高阻抗状态在逻辑中没有任何作用,这是严格的二元。这些设备用于CPU总线上,以允许多个芯片发送数据。一组三态驾驶具有合适控制电路的线路基本上等同于多路复用器,后者可以在单独的设备或插件卡上物理分布。

在电子设备中,高输出将意味着输出正在从正功率端子(正电压)中采购电流。低输出将意味着输出将电流下沉到负功率端子(零电压)。高阻抗将意味着输出有效地与电路断开。

制造业

自1990年代以来,大多数逻辑门都是使用NMOS和PMOS晶体管的CMO (互补金属氧化物半导体)技术制造的。通常,将数百万个逻辑门包装在单个集成电路中。

非电子逻辑门

非电信实现有多种多样,尽管其中很少用于实际应用中。许多早期的机电数字计算机,例如哈佛大学I ,是使用电力机电继电器建造的。逻辑门可以使用气动装置,例如Sorteberg继电器或机械逻辑门,包括分子尺度。已经使用分子(分子逻辑门)构建了各种类型的基本逻辑门,这些门是基于化学输入和光谱输出的。逻辑门是由DNA制成的(请参阅DNA纳米技术),用于创建一个称为Maya的计算机(请参阅Maya-II )。逻辑门可以由量子机械效应制成,请参见量子逻辑门光子逻辑门使用非线性光学效应。

原则上,任何导致在功能上完成的门(例如,a或nand门)的方法都可以用于制作任何类型的数字逻辑电路。请注意,不需要将三态逻辑用于总线系统,并且可以用数字多路复用器替换,数字多路复用器只能使用简单的逻辑门(例如Nand Gates,Not Gates,noce Gates,or和and和and和或或或或或或或或或在门)构建。

逻辑家庭

有几个具有不同特征(功耗,速度,成本,尺寸)的逻辑家庭,例如: RDL (电阻器 - 二极管逻辑), RTL (电阻器 - 透射逻辑), DTL (Diode-transistor Logic), TTL ( Transistor – Transistor – Trastistor)逻辑)和CMO。还有一些子变体,例如使用静态CMOS技术的标准CMOS逻辑与高级类型,但具有一些优化,以避免由于PMOS晶体管较慢而导致的速度损失。

也可以看看