接口比特率列表

这是接口比特率的列表，是信息传输速率或数字带宽容量的衡量标准，计算机或网络中的数字接口可以通过各种公共汽车和渠道进行通信。这种区别可以在计算机总线之间进行任意，通常在空间上更近，而更大的电信网络可以是任意的。许多设备接口或协议（例如，SATA，USB， SAS ， PCIE ）都在多个设备盒中使用，例如PC和一个设备盒，例如硬盘驱动器外壳。因此，此页面在一个可分配的表中列出了内部功能区和外部通信电缆标准。

限制实际绩效的因素，真实决策的标准

列出的大多数率是理论上的最大吞吐量度量；实际上，实际有效的吞吐量几乎不可避免地与来自其他设备（网络/总线争夺），物理或时间距离以及数据链路层协议中的其他开销等的负载成比例较低。最大值（例如，文件文件）转移率）由于较高的层协议开销和由线噪声或干扰（例如串扰）引起的数据包重新启动，或者在拥挤的中间网络节点中丢失的数据包可能会降低。所有协议都会失去某些东西，而在许多失败情况下，更强大的处理量往往会损失更大的吞吐量，从而获得更高的总长期率。

设备接口，其中一个总线通过另一个总线传输数据将仅限于最慢的接口的吞吐量。例如，一个PCI Express 2.0（5 GBIT/s）通道上的SATA修订版3.0（6 GBIT/s）控制器将限于5 GBIT/S速率，并且必须采用更多的通道来解决此问题。新协议的早期实施通常存在这种问题。设备所依赖的物理现象（例如在硬盘驱动器中旋转拼盘）也会施加限制。例如，2009年没有旋转盘子运输饱和SATA修订版2.0（3 Gbit/s），因此从3.8 Gbit/s以4.8 Gbit/s进行一个旋转驱动器，从此旋转驱动器将未实现的转移速率提高。

在无线或嘈杂的频谱中的争论，其中物理介质完全不受指定协议的人的控制。无线设备， BPL和调制解调器可能会产生较高的线路速率或总比特率，这是由于错误校正的代码和其他物理层开销。尽管最近的技术（尤其是BPL）采用先发制性频谱分析来避免这种情况，因此吞吐量远小于理论最大值的一半是非常普遍的，因此在实践中比以前的调制解调器具有更大的潜力来达到实际的千兆位率。

减少吞吐量的另一个因素是互联网服务提供商做出的故意政策决策，这些决策是为合同，风险管理，聚合饱和或营销原因而做出的。示例是限制速率，带宽节流以及将IP地址分配给组。这些实践倾向于最大程度地减少每个用户可用的吞吐量，但最大化可以在一个骨干上支持的用户数量。

此外，为了实施最快的速率，通常不可用芯片。例如， AMD不支持其截至2009年底发货的任何CPU上的32位高传输接口。此外，美国的WIMAX服务提供商通常仅支持2009年底的4 mbit/s。 。

基于理论上的最大值选择服务提供商或接口是不明智的，尤其是满足商业需求。一个很好的例子是大型数据中心，应该更关心每个端口的价格，以支持接口，瓦数和热量注意事项以及解决方案的总成本。由于某些协议（例如SCSI和以太网）现在比最初部署时运行的数量级要快，因此界面的可扩展性是主要因素之一，因为它可以防止代价高昂的转移到不向后兼容的技术。强调这是一个事实，这些转变通常是非自愿发生的，尤其是当供应商放弃对专有系统的支持时。

会议

按照惯例，总线和网络数据速率以每秒（位/s）或每秒字节（b/s）为单位的位表示。通常，平行接口以b/s引用，并在bit/s中串行。更常用的是下面以粗体类型显示。

在调制解调器等设备上，字节可能长度超过8位，因为它们可能会单独填充并额外的启动和停止位。下面的数字将反映这一点。在通道使用线路代码（例如以太网，串行ATA和PCI Express ）的情况下，引用的速率是用于解码的信号。

以下数字是单纯数据速率，这可能与双链供应商有时在促销材料中使用。在列出两个值的情况下，第一个值是下游速率，第二个值是上游速率。

十进制前缀的使用是数据通信的标准配置。

带宽

下面的数字按网络或总线类型分组，然后在每个组中从最低带宽到最高带宽。灰色阴影表明缺乏已知的实现。

如上所述，所有引用的带宽均适用于每个方向。因此，对于双工界面（能够同时传输这两种方式），所述的值是单纯速度（一种方式）速度，而不是上游+下游的总速度。

时间信号站到无线电时钟

聋人（TDD）（TDD）的电信环（TTY）或电信设备

调制解调器（窄带和宽带）

窄带（锅：4 kHz频道）

宽带（数百kHz至GHz宽）

移动电话界面

广域网络

本地网络

无线网络

802.11基础架构模式的网络是半双链的；所有电台共享媒介。在基础架构或访问点模式下，所有流量都必须通过访问点（AP）。因此，相互通信的同一访问点上的两个站必须具有每一个帧传输两次：从发件人到接入点，然后从接入点到接收器。这大约将有效带宽减半。

802.11以临时模式的网络仍然是半双链的，但是设备直接通信而不是通过访问点进行通信。在此模式下，所有设备都必须能够互相“看到”，而不必只能“查看”接入点。

无线个人区域网络

电脑巴士

主要巴士

^X LPC协议包括高开销。总数据率等于每秒3330万4位转移者（或16.67 Mb/s ），最快的传输，固件读取，导致15.63 MB/s 。下一个最快的公交周期，32位ISA风格的DMA写作，仅产生6.67 MB/s 。其他转移可能像2 MB/s 。

^Y使用128B/130B编码，这意味着每个传输的约1.54％用于错误检测，而不是在接口每一端的硬件组件之间携带数据。例如，单个链接PCIE 3.0接口的传输速率为8 Gbit/s，但其可用带宽仅为7.88 Gbit/s。

^Z使用8B/10B编码，这意味着接口使用了每个传输的20％，而不是从接口两端的硬件组件之间携带数据。例如，单个链接PCIE 1.0具有2.5 GBIT/s的传输速率，但其可用带宽仅为2 Gbit/s（250 MB/s）。

^W使用PAM-4编码和256字节FLIT块，其中14个字节是FEC和CRC ，这意味着总数据速率的5.47％用于错误检测和校正，而不是携带数据。例如，单个链接PCIE 6.0接口的总传输速率为64 GBIT/s，但其可用带宽仅为60.5 Gbit/s。

便携的

贮存

^A使用8B/10B编码^B使用64b/66b编码^C使用128B/150B编码

外围

Mac到Phy

PHY到XPDR

动态随机访问记忆

下表显示了PC内存模块类型的值。这些模块通常在一个电路板上组合多个芯片。 SIMM模块通过8位或32位范围的接口连接到计算机。 RDRAM使用的RIMM模块为16位或32位宽。 DIMM模块通过64位范围的接口连接到计算机。其他一些计算机架构使用具有不同总线宽度的不同模块。

在单通道配置中，一次只有一个模块可以将信息传输到CPU。在多通道配置中，多个模块可以同时将信息并行传输到CPU。 FPM ， EDO ， SDR和RDRAM内存通常不常安装在双通道配置中。 DDR和DDR2内存通常以单通道或双通道配置安装。 DDR3存储器以单，双，三通和四通道配置安装。多通道配置的比特速率是模块比特量的乘积（下面给出）和通道数。

^a DRAM存储单元运行的时钟速率。内存延迟在很大程度上取决于此速率。请注意，在引入DDR4之前，内部时钟速率的进度相对较慢。 DDR / DDR2 / DDR3存储器分别使用2N / 4N / 8N（分别）预取缓冲区提供更高的吞吐量，而内部内存速度仍然与上一代相似。

^B制造商和供应商广告宣传的“内存速度/时钟”通常是指此速度（1 GT/s = 1 GHz）。请注意，现代的内存类型使用DDR总线，每个时钟都有两个传输。

图形处理单元的RAM

RAM内存模块也通过图形处理单元使用；但是，这些模块的内存模块与标准计算机内存有所不同，尤其是在功率较低的情况下，并且专门用于GPU：例如， GDDR3从根本上基于DDR2 。每个图形内存芯片都直接连接到GPU（点对点）。总GPU内存总线宽度随内存芯片的数量和每个芯片的车道数而变化。例如，GDDR5指定每个“设备”（芯片）16或32个车道，而GDDR5X指定每个芯片64个车道。多年来，公共汽车宽度从64位上升到512位及以后：例如HBM宽1024位。由于这种可变性，有时会比较图形内存速度。为了与上面显示的64位模块的值进行直接比较，在此处比较视频RAM，在64车道地段中进行比较，对应于具有32位宽度的那些设备的两个芯片。在2012年，高端GPU使用了8个甚至12个芯片，各有32个车道，总存储总线宽度为256或384位。结合每引脚的传输速率为5 gt/s或更多，此类卡可以达到240 GB/s或更多。

用于给定芯片技术的RAM频率差异很大。在下面给出单个值的地方，它们是高端卡的示例。由于许多卡具有多对芯片，因此总带宽相应地较高。例如，高端卡通常有八个芯片，每个芯片宽32位，因此此类卡的总带宽是下面给出的值的四倍。

数字音频

数字视频互连

给出的数据速率是从视频源（例如，视频卡）到接收设备（例如，监视器）。不包括频段和反向信号通道。