组合逻辑

Combinational logic Finite-state machine Pushdown automaton Turing machine Automata theory
自动机的类

自动机理论中,组合逻辑(也称为时间无关的逻辑组合逻辑)是由布尔电路实现的一种数字逻辑,其中输出仅是当前输入的纯函数。这与顺序逻辑相反,后者的输出不仅取决于当前输入,还取决于输入的历史记录。换句话说,顺序逻辑具有内存,而组合逻辑则没有。

组合逻辑用于计算机电路中,以在输入信号和存储数据上执行布尔代数。实用的计算机电路通常包含组合和顺序逻辑的混合物。例如,使用组合逻辑构建了数学计算的算术逻辑单元或ALU的一部分。计算机中使用的其他电路,例如半加加器完整加法器半减法器完整减法器多路复用器弹能器编码器解码器,也可以使用组合逻辑来制作。

组合逻辑系统的实用设计可能需要考虑实用逻辑元素对其输入变化做出反应所需的有限时间。如果输出是几个不同路径与开关元素不同的组合的结果,则随着变化沿着不同的路径传播,输出可能会暂时改变状态。

表示

组合逻辑用于构建从某些输入产生指定输出的电路。组合逻辑的构建通常是使用两种方法之一进行的:一量的产品总和或总和的产物。考虑以下真相表

ABC结果逻辑等效
FFFF
FFTF
FTFF
FTTF
TFFT
TFTF
TTFF
TTTT


使用产品之和,所有产生真实结果的逻辑陈述均可求和,从而给出结果:

使用布尔代数,结果简化为真实表的以下等效:

逻辑公式最小化

组合逻辑公式的最小化(简化)是使用以下规则根据布尔代数的定律来完成的:

使用最小化(有时称为逻辑优化),可以到达简化的逻辑函数或电路,并且逻辑组合电路变得更小,更易于分析,使用或构建。

也可以看看